Chiplet-interconnect
Den höghastighetslänk som kopplar samman flera chiplets (separata kiselbitar) i ett paket till en fungerande processor. Avgörande för chiplet-designens prestanda — länken får inte bli en flaskhals jämfört med en monolitisk krets.
Utmaning: två dies på samma substrat måste kommunicera med nästan lika låg latens/hög bandbredd som om de vore en krets, annars förloras vinsten. Lösningar: AMD Infinity Fabric (organisk substratrouting), Intel EMIB (kiselbrygga inbäddad i substratet), TSMC:s interposer-baserade (CoWoS). UCIe (2022) är en öppen industristandard för die-to-die-länkar → ska skapa en marknad där chiplets från olika tillverkare kan blandas. Energi per bit + bandbredd per mm är nyckeltalen. Möjliggör att blanda processnoder (dyra kärnor i 3nm, billig I/O i 6nm) i samma chip.