Boundary scan
Een testmethode waarbij een schuifregisterketen rond elke pin van een chip het mogelijk maakt de banen op een print uit te lezen en aan te sturen zonder ze aan te raken.
Hiervoor is JTAG eigenlijk bedacht. De Joint Test Action Group werd in 1985 opgericht, toen opbouwtechniek (surface-mount) het onmogelijk maakte om met een spijkerbed bij elke pin te komen; IEEE 1149.1 volgde in 1990. Tussen de kernlogica en elke pin zit een boundary-scancel, en die cellen zijn aan elkaar geschakeld. Met de EXTEST-instructie schuif je een patroon in, zet je het op de pinnen en lees je terug wat de naburige chips ervan zien.
Zo worden koude soldeerverbindingen en kortsluitingen onder BGA-behuizingen gevonden, waar geen testpen bij kan. Elke chip wordt geleverd met een BSDL-bestand dat lengte en volgorde van de keten beschrijft. Dat dezelfde poort ook de standaardingang werd om firmware te debuggen en uit te lezen, was een bijeffect — waar beveiligingsonderzoekers nog altijd dankbaar voor zijn.