プレーナプロセス(Planar process)
Jean Hoerniが考案した、保護用の酸化膜の下にトランジスタを平らに作る手法。以後のあらゆるシリコンチップの土台になった。
1959年まで、トランジスタは「メサ」と呼ばれる盛り上がった島として作られていた。むき出しで汚れに弱く、配線もしにくい。Fairchild SemiconductorのJean Hoerniは発想を逆転させた。熱成長させた二酸化ケイ素の膜に窓を開け、そこから不純物を拡散させ、酸化膜はそのままパッシベーションとして残す。結果として表面が平らになり、配線をフォトリソグラフィで印刷できるようになった。
この飛躍が集積回路を量産可能にした。翌年にはRobert Noyceがプレーナプロセスで最初のモノリシックICを作っている。基本的な発想は今もMOSFETから最先端のロジックまで、チップ製造の根幹にあり、寸法がマイクロメートルから数ナノメートルに縮んでも変わらない。