Die shrink (réduction de gravure) Die shrink
Fabriquer une puce existante sur un nœud de gravure plus fin et plus récent, de sorte que les transistors rétrécissent. Résultat : consommation en baisse, moins de silicium (donc une puce moins chère) et souvent des fréquences plus élevées — sans toucher à l'architecture.
Mécanique : la même conception logique est « réduite » à un nœud plus fin (par exemple 7 nm → 5 nm). Historiquement, le moteur de la loi de Moore : chaque nœud apportait des transistors plus nombreux, plus rapides et plus sobres. Gain : davantage de performances par watt, plus de puces par tranche de silicium (coût plus bas), un fonctionnement plus frais. Schéma classique : le « tick-tock » d'Intel (tick = réduction de gravure d'une architecture existante, tock = nouvelle architecture). Aujourd'hui, les réductions pures deviennent plus difficiles et plus chères (limites physiques, courants de fuite) → les gains par nœud fondent et le coût explose, ce qui pousse vers les chiplets et le packaging avancé.