Die shrink
Att tillverka en befintlig chipdesign på en mindre/nyare processnod, så att transistorerna blir mindre. Resultatet: lägre strömförbrukning, mindre kiselyta (billigare per chip) och ofta högre klockfrekvenser — utan att ändra själva arkitekturen.
Mekanik: samma logiska design "krymps" till en finare nod (t.ex. 7 nm → 5 nm). Historiskt motorn bakom Moores lag: varje nod gav fler, snabbare, snålare transistorer. Vinst: mer prestanda per watt, fler chip per wafer (lägre kostnad), svalare drift. Klassiskt mönster: Intels gamla "tick-tock" (tick = die shrink av befintlig arkitektur, tock = ny arkitektur). Numera blir rena shrinks svårare och dyrare (fysiska gränser, läckströmmar) → vinsterna per nod krymper och kostnaden skjuter i höjden, vilket driver chiplets och advanced packaging. Hör ihop med processnod och die shrink-relaterade EUV.