Уменьшение кристалла (die shrink)
Выпуск существующего дизайна чипа по более мелкому и новому техпроцессу, так что транзисторы становятся меньше. Результат — ниже энергопотребление, меньше площадь кремния (дешевле чип) и часто выше частоты, при той же архитектуре.
Механика: та же логическая схема «сжимается» до более тонкого узла, например с 7 до 5 нм. Исторически это двигатель закона Мура: каждый узел давал больше, быстрее и экономичнее транзисторов. Выигрыш — больше производительности на ватт, больше чипов с пластины (ниже себестоимость), меньше тепла.
Классический пример — прежняя схема Intel «тик-так»: «тик» — шринк существующей архитектуры, «так» — новая архитектура. Сегодня чистые шринки всё труднее и дороже (физические пределы, токи утечки): выигрыш на узел снижается, а цена растёт, что подталкивает к чиплетам и продвинутой упаковке. Родственны техпроцесс и EUV-литография.