Граничное сканирование
Метод тестирования, при котором цепочка сдвиговых регистров вокруг каждого вывода микросхемы позволяет читать и задавать состояние дорожек платы, не касаясь их.
Именно для этого на самом деле и придумали JTAG. Joint Test Action Group собралась в 1985 году, когда из-за поверхностного монтажа до каждого вывода уже нельзя было дотянуться «ложем из гвоздей», а в 1990-м вышел стандарт IEEE 1149.1. Ячейка граничного сканирования стоит между ядром логики и каждым выводом, а сами ячейки соединены в цепочку. Командой EXTEST в неё вдвигают шаблон, выставляют его на выводы и читают, что видят соседние микросхемы.
Так находят холодные пайки и замыкания под корпусами BGA, куда не добраться ни одним щупом. К каждой микросхеме прилагается файл BSDL с длиной и порядком её цепочки. То, что этот же порт стал стандартным способом отладки и выгрузки прошивок, — побочный эффект, за который исследователи безопасности до сих пор благодарны.