UCIe
Universal Chiplet Interconnect Express — padrão aberto do setor (2022) para a comunicação die a die entre chiplets dentro de um mesmo encapsulamento. Objetivo: um mercado aberto em que chiplets de fornecedores diferentes possam ser combinados como componentes numa placa de circuito.
Contexto: hoje os links entre chiplets (Infinity Fabric, EMIB) são proprietários → só dá para misturar dies de um mesmo fornecedor. O UCIe (impulsionado por Intel, AMD, Arm, TSMC, Samsung, Google e outras, no consórcio UCIe) padroniza a camada física e o protocolo, de modo que, por exemplo, um acelerador fabricado pela TSMC possa ser combinado com o die de I/O de outra empresa. Ele usa por cima os protocolos PCIe/CXL. Visão: um "ecossistema de chiplets" que reduz custo e prazo de silício sob medida. O UCIe 2.0 (2024) acrescentou gerenciabilidade e suporte a 3D. Em estágio inicial em 2024 — ainda poucos produtos comerciais multifornecedor, mas estrategicamente central para o futuro dos semicondutores.