Empacotamento avançado
Técnicas para integrar vários chiplets no mesmo substrato ou empilhá-los em 3D. CoWoS (TSMC), Foveros (Intel), EMIB (Intel), SoIC (empilhamento 3D). Gargalo da produção de chips de IA em 2024-2025.
CoWoS (Chip-on-Wafer-on-Substrate): um interposer de silício entre o chip e o substrato, com interconexões de alta densidade — usado no H100 e no MI300X. O Foveros faz empilhamento 3D, como no Meteor Lake da Intel. O EMIB usa uma ponte de silício entre chiplets sem interposer completo, o que sai mais barato. Em 2024 a capacidade de CoWoS da TSMC esgotou, e isso travou a oferta de chips de IA da Nvidia — não por falta de silício, mas de empacotamento. A TSMC investiu mais de US$ 30 bilhões em novas fábricas de CoWoS. Técnicas mais recentes incluem Chip-on-Substrate (CoS), empilhamento de dies sinterizados e hybrid bonding. A próxima revolução do setor deve ser a entrega de energia pela parte de trás do chip (backside power delivery), estreando no Intel 18A.