CoWoS
Chip-on-Wafer-on-Substrate — a tecnologia de empacotamento avançado 2.5D da TSMC. Vários chiplets (die de GPU + pilhas de HBM) ficam sobre um interposer de silício que fornece interconexões de altíssima densidade. Foi o gargalo do fornecimento de chips de IA em 2024-2025.
Alimenta as Nvidia H100/B100/B200 e a AMD MI300X. Tamanho do interposer: 80x80 mm nos mais recentes, o que exige litografia avançada. Problema de capacidade: a fábrica de CoWoS da TSMC produzia cerca de 10-15 mil wafers por mês em 2023, todos reservados pela Nvidia. Expansão para mais de 25 mil em 2024-2025. Custo: mais de US$ 5.000 por chip empacotado, além do custo do die. Concorrentes: Intel Foveros (3D) e Samsung X-Cube. A lição para a cadeia de suprimentos de IA: o gargalo não é a fabricação do silício, é o empacotamento. A TSMC está construindo duas novas fábricas de CoWoS (investimento de US$ 30 bilhões), e o gargalo deve aliviar a partir de 2026.