Interrupt masking
De cpu tijdelijk verhinderen interrupts af te handelen, meestal om een paar regels code te beschermen die geen onderbreking verdragen.
Een gemaskeerde interrupt gaat niet verloren; hij wacht als pending tot het masker wordt opgeheven. Maar als dezelfde interrupt in de tussentijd twee keer optreedt, overleeft er maar één, dus lange maskeervensters laten gebeurtenissen vallen. Op Cortex-M blokkeert PRIMASK (cpsid i, __disable_irq()) alles behalve NMI en HardFault, terwijl BASEPRI alleen interrupts onder een bepaalde prioriteit buitensluit.
Daarom gebruikt FreeRTOS BASEPRI: kritieke secties in de kernel blokkeren alleen de interrupts die de RTOS mogen aanroepen, en een motorregellus met hogere prioriteit draait gewoon door. Elke microseconde die gemaskeerd wordt, komt rechtstreeks bovenop de worstcase-interruptlatentie.