Chiplet-interconnect
De snelle verbinding die meerdere chiplets (afzonderlijke siliciumdies) in één package tot een werkende processor koppelt; mag geen flessenhals zijn ten opzichte van een monolithische chip.
Twee dies op hetzelfde substraat moeten bijna net zo snel en met net zo lage latentie communiceren als één chip, anders is het voordeel weg. Oplossingen: AMD Infinity Fabric (routering over organisch substraat), Intel EMIB (siliciumbrug in het substraat) en de interposer van TSMC (CoWoS). UCIe (2022) is een open industriestandaard voor die-to-die-links, bedoeld voor een markt waarin chiplets van verschillende leveranciers te combineren zijn. Kernmaten: energie per bit en bandbreedte per mm. Zo kunnen dure cores op 3 nm en goedkope I/O op 6 nm in één chip.