リングバス
CPUコア、キャッシュ、I/Oを輪状のデータバス上に並べるIntelのインターコネクト方式。データは輪を回って目的の停留所で降りる。
仕組みはこうである。各コアとL3キャッシュの一区画が輪の「停留所」になり、要求は時計回りか反時計回りに目的地まで運ばれる。構造が単純で遅延が小さく、8〜10コア程度なら帯域も十分に取れる。一方、停留所が増えるほど遅延は直線的に伸びるため、多コア化には向かない。そのためIntelはサーバー向けXeonではメッシュ構造に移行し、一般向けCoreではリングを使い続けた。AMDはInfinity Fabricとチップレットでコア数を稼ぐ道を選んだ。ゲームでIntelのメモリ遅延が低めに出やすかった理由の一つが、このリングバスである。