CPLD
Complex Programmable Logic Device。電源なしで設定を保持し、電源投入と同時に動作を始める小型のプログラマブルロジックチップ。
CPLDは、1970〜80年代のPALやGALを大規模化した子孫にあたる。積和形ロジックで作られた複数のマクロセルを、中央の配線マトリクスで結んだ構造である。FPGA と違い、設定はチップ内のフラッシュやEEPROMに保存され、ピン間の遅延も予測しやすい。代表的なファミリーは、AlteraのMAX 7000、XilinxのXC9500とCoolRunnerである。
主な役割はグルーロジックで、アドレスデコード、サーバーボードの電源シーケンス制御、微妙に合わないバス同士の変換などを担う。多くは JTAG で書き込まれる。FPGAとの境界が曖昧になったのは2004年で、Alteraが内部はLUTベースでありながらCPLDとして販売したMAX IIを発表した。