Annidamento degli interrupt
La possibilità che un interrupt a priorità più alta interrompa un gestore di interrupt già in esecuzione.
Senza annidamento, un interrupt urgente attende la fine del gestore corrente, per cui il tempo di risposta nel caso peggiore è lungo quanto il gestore più lento. Con l'annidamento, la CPU salva anche lo stato del gestore e passa oltre. Sui Cortex-M l'NVIC lo fa in hardware in base ai livelli di priorità. Sugli AVR gli interrupt sono disabilitati all'ingresso, e chi vuole l'annidamento deve riabilitarli da sé con sei() — a proprio rischio.
Il prezzo è lo stack. Ogni livello deposita un nuovo frame sopra il precedente, e la profondità nel caso peggiore è quella con tutti i livelli impilati insieme. È un caso che raramente si presenta sul banco di prova e con facilità sul campo, motivo per cui lo stack painting e un'attenta pianificazione delle priorità vanno di pari passo con l'annidamento.