Interconnexion de chiplets Chiplet interconnect
La liaison à haut débit qui relie plusieurs chiplets (des puces de silicium distinctes) dans un même boîtier pour en faire un processeur fonctionnel. Décisive pour les performances d'une conception à chiplets : elle ne doit pas devenir le goulot d'étranglement par rapport à une puce monolithique.
Le défi : deux puces posées sur le même substrat doivent communiquer avec une latence et un débit presque aussi bons que s'il s'agissait d'une seule puce, faute de quoi l'intérêt s'évapore. Les solutions : Infinity Fabric d'AMD (routage sur substrat organique), EMIB d'Intel (un pont de silicium noyé dans le substrat), CoWoS de TSMC (sur interposeur). UCIe (2022) est une norme sectorielle ouverte pour les liaisons entre puces — l'idée étant de créer un marché où des chiplets de fournisseurs différents pourraient être mélangés. L'énergie par bit et la bande passante par millimètre sont les métriques clés. Cela permet de marier des nœuds de gravure différents (cœurs coûteux en 3 nm, E/S bon marché en 6 nm) dans la même puce.