Anidamiento de interrupciones
Permitir que una interrupción de mayor prioridad interrumpa a una rutina de interrupción que ya se está ejecutando.
Sin anidamiento, una interrupción urgente espera a que termine la rutina en curso, así que el peor tiempo de respuesta es tan largo como la rutina más larga. Con anidamiento, la CPU guarda también el estado de esa rutina y salta a la siguiente. En Cortex-M lo resuelve el NVIC por hardware según niveles de prioridad. En AVR las interrupciones se desactivan al entrar, y quien quiera anidarlas tiene que reactivarlas con sei() por su cuenta y riesgo.
El precio es la pila. Cada nivel apila un marco nuevo sobre el anterior, y la profundidad en el peor caso es la suma de todos a la vez. Ese caso rara vez ocurre en el banco de pruebas y con gusto ocurre en el campo; por eso el pintado de pila y una buena planificación de prioridades van de la mano del anidamiento.