Die shrink
Fabricar un diseño de chip existente en un nodo de proceso más pequeño/nuevo, de modo que los transistores se hagan más pequeños. El resultado: menor consumo, menos superficie de silicio (más barato por chip) y, a menudo, frecuencias de reloj más altas, sin cambiar la arquitectura en sí.
Mecánica: el mismo diseño lógico se «encoge» a un nodo más fino (p. ej. 7 nm → 5 nm). Históricamente fue el motor de la ley de Moore: cada nodo daba transistores más numerosos, rápidos y ahorradores. Ventaja: más rendimiento por vatio, más chips por oblea (menor coste) y una operación más fría. Patrón clásico: el viejo «tick-tock» de Intel (tick = die shrink de una arquitectura existente, tock = arquitectura nueva). Hoy los shrinks puros se vuelven más difíciles y caros (límites físicos, corrientes de fuga) → las ganancias por nodo menguan y el coste se dispara, lo que impulsa los chiplets y el empaquetado avanzado. Emparentado con el nodo de proceso y la litografía EUV.