STA
Bir çipin zamanlamayı tutturduğunu, test verisiyle benzetim yapmak yerine tasarımdaki her yolu matematiksel olarak hesaplayarak doğrulamak. Statik zamanlama analizi.
Araç, her uç noktaya kadar hücre ve tel gecikmelerini toplar, bunu elde bulunan süreyle karşılaştırır ve payı raporlar; negatif pay ihlal demektir. Gücü kapsayıcılığındadır: benzetim yalnızca test verisinin denk geldiği yolları sınar, analiz ise hepsini kapsar, hem de milyarlarcasını. Çalıştırma, süreç, gerilim ve sıcaklığın her birleşimi için yapılır ve hem kurulum (setup) hem tutma (hold) denetlenir. Sınırlama matematikte değil girdilerdedir. Analiz saatlerin, hiç etkin olmayan yolların ve birden çok çevrime izin verilen yolların tanımını ister; yanlış sonuç vermesinin en yaygın nedeni bu bildirimlerin hatalı ya da eksik olmasıdır; gerçek bir ihlali gizler ya da bin tane hayalî ihlal üretir.