Kurulum ve tutma süresi
Bir flip-flop girişindeki iki zamanlama koşulu: veri saat kenarından önce ve sonra belirli bir süre boyunca kararlı olmalıdır. İkisinden birinin ihlali metastabilite riski doğurur.
Önemli olan, iki hatanın tamamen farklı davranmasıdır. Kurulum ihlali, sinyalin zamanında yetişmediği anlamına gelir; bu da saat periyodunun uzunluğuyla ilgilidir. Saat frekansını düşürürseniz sorun kaybolur, işlemcinin en yüksek hızını koruyamadığı durumda olan da tam budur. Tutma ihlali ise tersidir: veri kenardan hemen sonra değişmiştir ve saat periyodundan bağımsızdır, yani yavaş saat hiç yardımcı olmaz. Çözüm, veri yoluna gecikme eklemektir. Sonuç olarak silikona kaçan bir tutma ihlali dolambaçla çözülemez; yonga basitçe bozuktur. Statik zamanlama analizi her iki koşulu da tüm süreç, gerilim ve sıcaklık köşelerinde denetler.