CPLD
Complex Programmable Logic Device — mały programowalny układ logiczny, który zachowuje konfigurację bez zasilania i działa od mikrosekundy, w której pojawi się napięcie.
CPLD to rozbudowany potomek układów PAL i GAL z lat 70. i 80.: zestaw makrokomórek opartych na logice sum iloczynów, połączonych centralną matrycą połączeń. W odróżnieniu od FPGA konfiguracja leży w pamięci flash lub EEPROM na chipie, a opóźnienie z pinu na pin jest przewidywalne. Klasyczne rodziny to MAX 7000 Altery oraz XC9500 i CoolRunner Xilinksa.
Zadanie to glue logic: dekodowanie adresów, sekwencjonowanie zasilania na płytach serwerowych, tłumaczenie między magistralami, które nie do końca do siebie pasują. Większość programuje się przez JTAG. Granica z FPGA rozmyła się w 2004 roku, gdy Altera wypuściła MAX II — wewnątrz opartego na LUT-ach, a mimo to sprzedawanego jako CPLD.