Power gating
Een energiebesparingstechniek die de voeding van ongebruikte delen van een schakeling VOLLEDIG afsluit, niet alleen de klok. Daarmee verdwijnt ook de lekstroom (statisch vermogen), maar het blok verliest zijn toestand en heeft langer nodig om te ontwaken. Rigoureuzer dan clock gating.
Werking: een ‘power switch’-transistor koppelt de voedingsspanning los van een blok (een inactieve cpu-core, een ongebruikte versneller). Dan verdwijnen zowel het dynamische vermogen ALS de lekstroom (de stroom die lekt als er niets schakelt en die in moderne procesnodes een groeiend aandeel vormt). Afweging ten opzichte van clock gating: power gating bespaart veel meer, ook de lekstroom, maar het blok verliest alle toestand (die moet worden opgeslagen en hersteld) en heeft een wake-uplatentie. Het loont dus alleen voor blokken die lang genoeg stilstaan. Toepassing: hele cpu-cores uitschakelen bij lage belasting (core parking) of delen van een chip in diepe slaapstanden. Samen met clock gating en DVFS de basis van modern powermanagement.