Exclusive monitor (LDREX/STREX)
Het hardwaremechanisme van ARM voor atomair lezen-wijzigen-schrijven: een load markeert een adres en de store slaagt alleen als niemand er tussentijds aan heeft gezeten.
LDREX leest een waarde en laat de monitor dat adres in de gaten houden. Het programma berekent een nieuwe waarde en STREX probeert die terug te schrijven. Als er intussen iets is gebeurd — een andere kern schreef erheen, of een interrupt kwam ertussen — mislukt de store, geeft STREX 1 terug en probeert de code het opnieuw. Het principe heet load-linked/store-conditional en bestond al bij MIPS; ARM nam het over met ARMv6.
Op Cortex-M3 en hoger wist elke exception-entry de monitor, zodat een ophoging in de hoofdlus niet kan botsen met dezelfde ophoging in een ISR. De Cortex-M0 mist de instructies helemaal, en daarom worden atomaire operaties daar gedaan door interrupts te maskeren binnen een kritieke sectie.