Decodeerfase
De stap waarin opgehaalde instructies worden geïnterpreteerd en vertaald naar de interne micro-operaties (µops) die de uitvoeringseenheden van de CPU echt begrijpen. Bij x86 is dit ongewoon ingewikkeld, omdat de instructies variabele lengte en wisselende complexiteit hebben.
Werking: de decoder neemt de ruwe instructiebytes, bepaalt wat ze betekenen (welke bewerking, welke operanden) en breekt ze op in een of meer eenvoudige micro-operaties van vaste vorm. De x86-uitdaging: instructies zijn 1–15 bytes lang (je weet pas waar de volgende begint als je de huidige hebt gedecodeerd) en één complexe instructie kan veel µops worden, dus decoderen is duur en lastig te paralleliseren. RISC-architecturen (ARM, RISC-V) hebben vaste, eenvoudige instructies die veel makkelijker parallel te decoderen zijn. Oplossingen in x86: meerdere decoders, een micro-op cache (decoderen overslaan voor veelgebruikte code) en een microcode-ROM voor de meest complexe instructies. De decodeerbreedte is vaak een knelpunt in de front-end. Een centraal onderscheid in het RISC-versus-CISC-debat. Verwant aan instruction fetch en RISC vs CISC.