Huge page（TLB）

ハードウェア側の仕組みはこうだ。TLB は仮想アドレスから物理アドレスへの変換結果をキャッシュするが、エントリ数には限りがある。4kBページでは1エントリが4kBしか覆えず、大量のメモリに触るプログラムは TLB の容量を超える変換を必要とし、TLB ミスとページテーブルウォーク（1回のミスにつき複数回のメモリアクセス）が発生する。2MBのヒュージページなら1エントリで通常ページ512枚分を覆い、「TLB リーチ」が何倍にもなってミスが激減する。

効果が大きいのは、データベース、科学技術計算、仮想マシンなど、そうしなければページテーブルウォークに目立つ時間を費やすメモリ集約型のワークロードだ。トレードオフ（OS側）は内部断片化や無駄の増加で、THP（Transparent Huge Pages）はレイテンシのスパイクを招くこともある。ここで注目するのはハードウェア面の利点、つまり TLB リーチの向上である。ページテーブルウォークや TLB とあわせて読むとよい。