ダイシュリンク
既存のチップ設計を、より小さく新しいプロセスノードで製造し直すこと。トランジスタが小さくなり、アーキテクチャを変えずに消費電力が下がり、シリコン面積(チップ単価)が減り、クロックも上がることが多い。
仕組みは、同じ論理設計をより微細なノード(例:7nmから5nm)へ「縮小」するというものだ。歴史的にはムーアの法則の原動力で、ノードが進むたびにトランジスタは増え、速くなり、電力は減った。利点は、ワット当たり性能の向上、ウェハ当たりのチップ数の増加(低コスト化)、低発熱である。典型例はIntelのかつての「チックタック」で、チックは既存アーキテクチャのダイシュリンク、タックは新アーキテクチャを指した。
今では単純な縮小は難しく高価になっている(物理的限界、リーク電流)。ノードごとの利得は縮み、コストは急騰し、それがチップレットや先進パッケージングを後押ししている。