Boundary scan
Un metodo di collaudo in cui una catena di registri a scorrimento attorno a ogni piedino di un chip permette di leggere e pilotare le piste di una scheda senza toccarle.
È per questo che è nato davvero il JTAG. Il Joint Test Action Group si costituì nel 1985, quando i package a montaggio superficiale resero impossibile raggiungere ogni piedino con un letto di aghi; lo standard IEEE 1149.1 arrivò nel 1990. Una cella di boundary scan si colloca tra la logica interna e ciascun piedino, e le celle sono collegate in catena. Con l'istruzione EXTEST si fa scorrere un pattern, lo si applica ai piedini e si legge ciò che vedono i chip vicini.
Così si individuano saldature fredde e cortocircuiti sotto i package BGA, dove nessuna sonda può arrivare. Ogni chip è accompagnato da un file BSDL che descrive lunghezza e ordine della sua catena. Che la stessa porta sia diventata il modo standard per fare debug ed estrarre il firmware è stato un effetto collaterale, di cui i ricercatori di sicurezza restano grati.