Aléa structurel (structural hazard)
Situation où deux instructions du pipeline veulent utiliser en même temps la même ressource matérielle, alors qu'il n'en existe qu'un exemplaire — par exemple une seule unité de division, un port mémoire ou un port d'écriture du banc de registres. L'une doit attendre. Le conflit vient d'un matériel limité, pas de dépendances de données.
Exemple : si le processeur n'a qu'une seule unité de division en virgule flottante et que deux instructions veulent toutes deux diviser, l'une doit être bloquée jusqu'à ce que l'unité se libère. Autre cas : si le banc de registres a trop peu de ports d'écriture et que plus d'instructions veulent écrire leur résultat en même temps qu'il n'y a de ports, un conflit survient. À distinguer de l'aléa de données (on attend une VALEUR) et de l'aléa de contrôle (on attend l'issue d'un SAUT) — ici, on attend une RESSOURCE physique. Traitement : ajouter du matériel (plus d'unités d'exécution, plus de ports — mais cela coûte en surface et en énergie), ou ordonnancer les instructions de façon à éviter les conflits. Les concepteurs de processeurs arbitrent en permanence entre le nombre de ressources coûteuses nécessaires pour garder le pipeline alimenté et leur prix. C'est le type d'aléa le moins courant, mais bien réel. À rapprocher du blocage de pipeline et du banc de registres.