Blocage de pipeline (bulle)
Quand le pipeline du processeur est forcé de faire une pause parce qu'une instruction ne peut pas continuer — elle attend des données, une ressource ou l'issue d'un saut. Le trou qui en résulte s'appelle une « bulle » et représente des cycles d'horloge gaspillés.
Causes (aléas) : aléa de données (une instruction a besoin d'un résultat qu'une précédente n'a pas encore produit), aléa structurel (deux instructions veulent la même ressource matérielle en même temps), aléa de contrôle (on ne sait pas quelle instruction vient ensuite tant qu'un saut n'est pas résolu) et — le plus coûteux — le défaut de cache (attendre la mémoire pendant des centaines de cycles). Un blocage se propage : les instructions situées derrière doivent aussi attendre, et le pipeline se remplit de bulles.
Parades : le forwarding/bypass (envoyer les résultats directement entre étages), l'exécution dans le désordre (trouver d'autre travail à faire pendant l'attente), la prédiction de branchement (deviner plutôt qu'attendre) et le préchargement. Réduire les blocages est la raison d'être d'une bonne partie de la conception moderne des processeurs. À rapprocher de l'aléa de données et du forwarding/bypass.