Bus en anillo
La topología de interconexión de Intel en la que los núcleos de CPU, los segmentos de caché y la E/S se sitúan sobre un bus de datos en forma de anillo. Los datos viajan alrededor del anillo hasta la parada correcta. Eficiente y de baja latencia para un número moderado de núcleos (CPU de gama media).
Principio: cada núcleo + segmento de L3 es una «parada» en el anillo; una petición viaja en el sentido de las agujas del reloj o en el contrario hasta su destino. Ventaja: sencillo, baja latencia, alto ancho de banda para unos 8-10 núcleos. Desventaja: la latencia crece linealmente con el número de paradas → escala mal a muchos núcleos (un anillo grande se vuelve lento). Por eso Intel pasó a una topología Mesh en la gama de servidores (Xeon) mientras que la gama media (Core) mantuvo el anillo. AMD optó en cambio por Infinity Fabric + chiplets para escalar el número de núcleos. La ventaja de latencia del bus en anillo es una de las razones por las que los Intel de gama media han tenido a menudo menor latencia de memoria que los Ryzen en juegos.