Mesh interconnect
Red on-chip donde núcleos de CPU, segmentos de caché e IO están conectados en una malla 2D. Sustituyó al bus en anillo en Intel Xeon Skylake-SP (2017). Escala mejor a partir de 20+ núcleos — el anillo se convertía en cuello de botella con muchos núcleos.
Cada nodo puede comunicarse con sus vecinos en cuatro direcciones. Los saltos entre nodos distantes aumentan la latencia — normalmente 1-2 ciclos por salto. Competencia: el anillo (Intel pre-Skylake, todavía presente en chips de consumo) y el crossbar (AMD Infinity Fabric, basado en chiplets). La serie M de Apple tiene su propio diseño de bus en anillo. Network-on-Chip (NoC) es el término paraguas. El diseño en malla es crítico para CPUs de centro de datos como Sapphire Rapids (60 núcleos) y Granite Rapids (128+).