Empaquetado avanzado
Técnicas para integrar varios chiplets sobre el mismo sustrato o apilarlos en 3D. CoWoS (TSMC), Foveros (Intel), EMIB (Intel), SoIC (apilado 3D). Cuello de botella de la producción de chips de IA en 2024-2025.
CoWoS (Chip-on-Wafer-on-Substrate): un interposer de silicio entre el chip y el sustrato, con interconexiones de alta densidad. Se usa en el H100 y el MI300X. Foveros: apilado 3D — Intel Meteor Lake. EMIB: puente de silicio entre chiplets sin interposer completo (más barato). La capacidad CoWoS de TSMC se agotó en 2024 → el suministro de chips de IA de Nvidia quedó limitado, no por el silicio sino por el empaquetado. Explosión de capex: TSMC invierte más de 30 000 millones de dólares en nuevas plantas CoWoS. Modernas: Chip-on-Substrate (CoS), apilado de dies sinterizado, hybrid bonding. Futuro: la alimentación por la cara trasera (backside power delivery, Intel 18A) es la próxima revolución del empaquetado.