Faz kilitlemeli döngü (PLL)
Kendi osilatörünü gelen sinyalin frekansına ve fazına kilitleyen geri beslemeli devre; bu sayede bir veri akışından saat kurtarabilir.
Üç parça yeter: girişi yerel osilatörle karşılaştıran bir faz dedektörü, hatayı yumuşatan bir döngü filtresi ve buna karşılık hızlanan ya da yavaşlayan bir gerilim kontrollü osilatör. İlkeyi 1932'de radyo alımı için Fransız Henri de Bellescize tanımladı. Bugün PLL'ler her işlemcide, radyoda ve disk denetleyicisinde bulunur.
Dijital seste PLL, saatin verinin içine gömülü olduğu bir S/PDIF ya da AES3 akışından örnekleme saatini çıkarandır. Sonucu döngü bant genişliği belirler: geniş bir döngü göndericinin jitter'ını sadakatle izler, dar bir döngü onu süzer ama kilitlenmesi daha uzun sürer. Üst düzey dönüştürücülerin seri bağlı iki döngü kullanmasının ya da pes edip bir ASRC'ye başvurmasının nedeni budur.