Clock gating
En energisparteknik som stänger av klocksignalen till delar av en krets som inte används just nu. Eftersom dynamisk effektförbrukning i huvudsak uppstår när transistorer växlar (med klockan), sparar man ström genom att stoppa klockan till inaktiva block.
Mekanik: den dynamiska effekten i en digital krets är ungefär proportionell mot hur ofta dess transistorer växlar — och de växlar med klockan. Clock gating sätter in en "grind" som kan stänga av klockan till ett block (en exekveringsenhet, en cache-del) när det inte gör något → inga onödiga växlingar, lägre förbrukning, mindre värme. Det är finkornigt (per block, varje cykel) och nästan "gratis" eftersom blocket behåller sitt tillstånd och kan väckas direkt nästa cykel. Skiljer sig från power gating (som stänger av STRÖMMEN helt — sparar mer men förlorar tillstånd och tar längre att väcka). Clock gating är en av de mest grundläggande och utbredda lågeffekttekniker i all modern digital design. Hör ihop med power gating och DVFS.