CAS latency (CL)
Column Access Strobe latency — liczba cykli zegara między zażądaniem przez kontroler pamięci kolumny danych a jej dostarczeniem przez RAM. W specyfikacjach podawana jako „CL” (np. DDR5-6000 CL30). Niższe CL = szybciej, ale trzeba to zestawić z częstotliwością.
Pułapka: CL liczy się w cyklach, nie w czasie. Rzeczywiste opóźnienie (ns) = CL / częstotliwość × 2000. DDR5-6000 CL30 ≈ 10 ns; DDR4-3200 CL16 ≈ 10 ns — czyli w czasie bezwzględnym są równie szybkie mimo różnych wartości CL. Wyższa częstotliwość często oznacza wyższe CL, ale i tak może wygrać przepustowością. W Ryzenach timingi mają szczególne znaczenie (sprzężenie z Infinity Fabric). Istnieją też inne timingi (tRCD, tRP, tRAS), lecz CL wymienia się najczęściej. Złoty środek w 2024: DDR5-6000 CL30 dla AM5, DDR5-6400+ dla Intela. Profile XMP/EXPO ustawiają te timingi automatycznie.