Chybienie cache (cache miss)
Sytuacja, gdy CPU szuka danych na jakimś poziomie cache'u, nie znajduje ich i musi sięgnąć do wolniejszego poziomu (albo do RAM). Każde chybienie kosztuje czas; chybienie aż do RAM może zatrzymać rdzeń na setki cykli — często największy winowajca spadków wydajności.
„Trzy C” (rodzaje chybień): compulsory (pierwszy dostęp — dane nigdy nie były w cache'u, nie do uniknięcia), capacity (cache za mały na zbiór roboczy → dane wyparto przed ponownym użyciem) i conflict (zbyt wiele linii mapuje się na ten sam zbiór cache'u przez ograniczoną asocjacyjność, choć gdzie indziej jest miejsce). Skutek: chybienie w L1 prowadzi do L2 (kilka cykli więcej), chybienie aż do RAM jest druzgocące (~100+ cykli, podczas których rdzeń, o ile nie znajdzie innej pracy dzięki wykonywaniu poza kolejnością, po prostu czeka). Minimalizowanie chybień to sedno: większe i mądrzejsze cache, lepszy układ danych (kod przyjazny cache'owi) i prefetching (pobieranie danych, zanim będą potrzebne). Współczynnik chybień to kluczowa miara realnej wydajności. Powiązane z prefetcherem i hierarchią cache.