DDRメモリコントローラ
DDRメモリへのアクセスを制御するユニット。2000年代半ばまではノースブリッジにあったが、今はCPUダイの内部にある。
初めてIMC（統合メモリコントローラ）を載せたx86は、2003年のAMD K8（Opteron）である。Intelは2008年のNehalemで追随した。これでノースブリッジがボトルネックになる問題は解消された。デュアルチャネルは独立した2つのコントローラを意味し、DDRでは合計128ビット幅になる。HEDT向けのクアッドチャネルでは256ビットだ。対応速度は「DDR5-4800」のようにCPUの仕様に記載されているが、マザーボード側でそれ以上にオーバークロックできることも多い。