CASレイテンシ(CL)
Column Access Strobe latency。メモリコントローラーがデータ列を要求してからRAMが応答するまでのクロックサイクル数で、仕様書では「CL」と書かれる(例: DDR5-6000 CL30)。小さいほど速いが、周波数とのバランスで見る必要がある。
落とし穴は、CLが時間ではなくサイクル数だという点である。実際の遅延(ns)は CL ÷ 周波数 × 2000 で求まる。DDR5-6000 CL30 もDDR4-3200 CL16 もおよそ10 nsで、CLの数字が違っても絶対時間では同等だ。周波数が高いほどCLも大きくなりがちだが、帯域幅では勝つことが多い。Ryzenではメモリタイミングの影響が特に大きい(Infinity Fabricとの連動のため)。tRCD、tRP、tRASなど他のタイミングもあるが、話題に上るのはCLが最も多い。2024年の定番はAM5ならDDR5-6000 CL30、Intelならそれ以上のDDR5-6400である。XMP/EXPOプロファイルがこれらを自動で設定する。