Larghezza di issue
Quante istruzioni (o micro-operazioni) un core di CPU può inviare alle unità di esecuzione per ciclo di clock. Un core "a 8 vie" può avviare fino a otto operazioni contemporaneamente: una delle misure più fondamentali della capacità di una microarchitettura.
Ruolo: la larghezza di issue fissa il tetto del parallelismo in un core superscalare. Più largo significa potenzialmente più lavoro per ciclo e un IPC (istruzioni per ciclo) più alto, cioè prestazioni senza aumentare la frequenza di clock. Ma la larghezza deve essere sostenuta lungo tutta la pipeline: il front-end deve prelevare e decodificare abbastanza istruzioni, servono abbastanza unità di esecuzione, un ROB sufficientemente grande e abbastanza registri per il renaming, altrimenti la larghezza resta inutilizzata. I core della serie M di Apple sono noti per una larghezza insolitamente alta (8 e oltre), una chiave del loro IPC elevato. Limite: il parallelismo a livello di istruzione (ILP) dei programmi è finito, quindi oltre una certa larghezza i benefici diminuiscono. Strettamente legata alla progettazione superscalare e all'esecuzione fuori ordine. Parametro centrale nella progettazione delle CPU. Correlata a superscalare e reorder buffer.