Controller di interrupt
Il chip che raccoglie tutte le linee di interrupt, le ordina per priorità e dice alla CPU quale gestire per prima.
Un processore ha raramente più di uno o due ingressi di interrupt, mentre un sistema ha decine di sorgenti: timer, UART, schede di rete, dischi. Il controller di interrupt si interpone tra i due, mascherando, assegnando priorità e fornendo un numero di vettore, così che venga chiamato il gestore giusto.
Il PIC 8259 di Intel, degli anni Settanta, aveva otto ingressi; l'IBM PC/AT ne collegò due in cascata per ottenerne 15, un limite che ha regalato all'hardware PC due decenni di conflitti di IRQ. Gli x86 multicore l'hanno sostituito con l'APIC, in cui ogni core ha un'unità locale e un I/O APIC distribuisce gli interrupt esterni. I processori applicativi ARM usano il GIC, RISC-V ha il PLIC, e i microcontrollori Cortex-M integrano l'NVIC direttamente nel core.