Cache della CPU
Memoria più veloce ma più piccola, vicina al core della CPU: nasconde la latenza della RAM (oltre 100 ns) tenendo a portata di mano i dati usati di recente.
Gerarchia: L1 (per core, circa 32 KB di dati + 32 KB di istruzioni, latenza di 4 cicli), L2 (per core, circa 1 MB, circa 12 cicli), L3 (condivisa tra i core, circa 32 MB nei desktop moderni, circa 40 cicli). È costruita in SRAM (6 transistor per bit, veloce ma costosa), mentre la RAM usa la DRAM (1 transistor + condensatore). Un cache miss verso la RAM costa oltre 200 cicli: per questo una disposizione dei dati «amica della cache» (struct of arrays, accesso contiguo) fa spesso una differenza di 5–10 volte nelle prestazioni.