Attraversamento di dominio di clock
Un segnale che passa tra due parti di un chip governate da clock indipendenti. Una delle poche classi di bug che nella simulazione ordinaria non emerge mai.
Poiché i fronti dei due clock non hanno alcuna relazione fissa, prima o poi il flip-flop ricevente campionerà proprio mentre il suo ingresso cambia, violando i tempi di setup e hold ed entrando in metastabilità. Per un singolo bit basta un sincronizzatore di due flip-flop in serie. Per più bit insieme non serve a nulla: bit diversi possono cadere da lati opposti del fronte, e il ricevitore vede un valore mai esistito. Occorre allora un handshake oppure una FIFO asincrona con puntatori in codice Gray, in cui cambia un solo bit alla volta. Per individuare questi difetti servono analisi statica dedicata e iniezione casuale di ritardi.