Bus matrix
Il crossbar all'interno di un microcontrollore che permette a CPU e controller DMA di raggiungere memorie diverse nello stesso momento, invece di darsi il turno su un unico bus.
Un bus semplice ha un solo proprietario alla volta: mentre il DMA copia, la CPU aspetta, ed è il classico cycle stealing. Una bus matrix, nella terminologia Arm un AHB multilayer, offre a ogni master un percorso verso ogni slave. Il bus istruzioni del core può prelevare dalla flash mentre il bus dati legge la SRAM e due controller DMA scrivono sulle periferiche, tutto nello stesso ciclo di clock.
La contesa si verifica solo quando due master vogliono lo stesso slave, e allora decide un arbitro, di solito round-robin. Per questo i produttori suddividono la SRAM in più blocchi su porte separate: con il posizionamento giusto nel linker script, DMA e CPU non si contendono mai la stessa memoria. A stabilire se un requisito real-time può essere rispettato è lo schema a blocchi del reference manual, con le sue frecce e i suoi incroci, non la frequenza stampata sulla prima pagina.