Temps de setup et de hold
Les deux exigences temporelles sur l'entrée d'une bascule : la donnée doit rester stable un certain temps avant le front d'horloge et un certain temps après. Violer l'une ou l'autre expose à la métastabilité.
Le point décisif, c'est que les deux fautes se comportent de façon totalement différente. Une violation de setup signifie que le signal n'est pas arrivé à temps ; c'est une question de longueur de la période d'horloge — on abaisse la fréquence et le problème disparaît, ce qui est précisément ce qui se passe quand un processeur ne tient pas sa fréquence maximale. Une violation de hold signifie l'inverse : la donnée a changé trop tôt après le front, et cela ne dépend pas de la période d'horloge — une horloge plus lente n'y change rien. Le remède consiste à insérer du retard dans le chemin de données. Conséquence : une violation de hold qui s'échappe jusqu'au silicium ne se contourne pas — la puce est tout simplement cassée. L'analyse temporelle statique (STA) vérifie les deux sur tous les coins de process, de tension et de température.