Parada de pipeline (burbuja)
Cuando el pipeline de la CPU se ve obligado a pausarse porque una instrucción no puede seguir — espera datos, un recurso o el resultado de un salto. El hueco vacío que se genera se llama "burbuja" y representa ciclos de reloj desperdiciados.
Causas (hazards): data hazard (una instrucción necesita un resultado que otra anterior aún no ha producido), structural hazard (dos instrucciones quieren el mismo recurso de hardware a la vez), control hazard (no sabes qué instrucción viene hasta resolver un salto) y — el más caro — un fallo de caché (esperar cientos de ciclos a la memoria). Una parada se propaga: las instrucciones de detrás también deben esperar y el pipeline se llena de burbujas. Contramedidas: forwarding/bypass (pasar resultados directamente entre etapas), ejecución fuera de orden (buscar otro trabajo durante la espera), predicción de saltos (adivinar en vez de esperar) y prefetching. Minimizar las paradas es el objetivo de buena parte del diseño moderno de CPU.