Recorrido de tabla de páginas (page table walk)
El proceso de traducir una dirección virtual a una física recorriendo los distintos niveles de las tablas de páginas en memoria. Ocurre cuando la TLB falla (no tiene la traducción en caché) y es costoso — varios accesos a memoria solo para encontrar dónde están los datos reales.
Contexto: los programas usan direcciones virtuales que deben traducirse a direcciones físicas de RAM. La traducción vive en tablas de páginas, organizadas en una jerarquía de varios niveles (4-5 niveles en los sistemas modernos de 64 bits). Una caché rápida, la TLB (Translation Lookaside Buffer), guarda las traducciones usadas recientemente. Pero ante un fallo de TLB, el hardware (la MMU) debe "recorrer" la tabla de páginas: leer el nivel 1 de memoria para encontrar el nivel 2, leer ese para encontrar el nivel 3, y así sucesivamente — cada paso es un acceso a memoria independiente, así que un recorrido puede costar tanto como varios fallos de caché. Por eso importa la precisión de la TLB, y por eso ayudan las huge pages (páginas más grandes y en menor número → menos entradas de TLB necesarias → menos recorridos). Un techo de rendimiento oculto pero real para los programas intensivos en memoria. Relacionado con huge page (TLB) y fallo de caché.