Mantenimiento de caché
Las operaciones explícitas que el firmware debe ejecutar para que la caché y el controlador DMA vean la misma memoria.
En un microcontrolador sin caché, el DMA escribe directamente en la RAM y la CPU lee de allí. El Cortex-M7, que en 2014 llevó la caché de datos al mundo de los microcontroladores, acabó con eso: el controlador DMA ignora la caché y ningún hardware mantiene ambos sincronizados. Antes de transmitir hay que limpiar el búfer para que las líneas sucias lleguen a la RAM. Después de recibir hay que invalidarlo para que la CPU no lea copias obsoletas.
La trampa es el tamaño de línea, 32 bytes. Un búfer que no empieza y termina en el límite de una línea comparte líneas con otras variables, y al invalidarlo se pierden también sus escrituras recientes. La alternativa perezosa, que la MPU marque la memoria del DMA como no cacheable, se paga en rendimiento en lugar de en horas de depuración.