Page-Table-Walk
Der Vorgang, eine virtuelle Adresse in eine physische zu übersetzen, indem man sich Ebene für Ebene durch die mehrstufigen Seitentabellen im Speicher hangelt. Passiert bei einem TLB-Miss (wenn die Übersetzung nicht im Cache liegt) und ist teuer — mehrere Speicherzugriffe nur um herauszufinden, wo die eigentlichen Daten liegen.
Hintergrund: Programme arbeiten mit virtuellen Adressen, die in physische RAM-Adressen übersetzt werden müssen. Die Übersetzung steht in Seitentabellen, organisiert als mehrstufige Hierarchie (4–5 Ebenen bei modernen 64-Bit-Systemen). Ein schneller Cache, der TLB (Translation Lookaside Buffer), hält kürzlich genutzte Übersetzungen bereit. Bei einem TLB-Miss muss die Hardware (die MMU) die Seitentabelle jedoch "durchlaufen": Ebene 1 aus dem Speicher lesen, um Ebene 2 zu finden, diese lesen, um Ebene 3 zu finden, und so weiter — jeder Schritt ist ein eigener Speicherzugriff, sodass ein Walk so viel kosten kann wie mehrere Cache-Misses zusammen. Deshalb zählt die TLB-Trefferquote, und deshalb helfen Huge Pages (weniger, größere Seiten → weniger benötigte TLB-Einträge → weniger Walks). Eine versteckte, aber reale Leistungsgrenze für speicherintensive Programme. Hängt zusammen mit Huge Page (TLB) und Cache-Miss.