Mesh Interconnect
On-Chip-Netzwerk, in dem CPU-Kerne, Cache-Slices und I/O in einem 2D-Gitter verbunden sind. Löste 2017 den Ring-Bus in Intels Xeon Skylake-SP ab. Skaliert besser ab 20+ Kernen — der Ring wurde bei hoher Kernzahl zum Flaschenhals.
Jeder Knoten kann mit seinen Nachbarn in vier Richtungen kommunizieren. Hops zwischen entfernten Knoten erhöhen die Latenz — typischerweise 1-2 Takte pro Hop. Konkurrenz: Ring (Intel vor Skylake, noch in Consumer-Chips), Crossbar (AMD Infinity Fabric — chiplet-basiert). Apples M-Serie hat ein eigenes Ringbus-Design. Network-on-Chip (NoC) ist der Oberbegriff. Das Mesh-Design ist entscheidend für Rechenzentrums-CPUs wie Sapphire Rapids (60 Kerne) und Granite Rapids (128+).